КРЕДИТ ЗА ИЗОБРАЖЕНИЕ:
Име на издателя
Github
zeroasiccorp/logik: конфигурируема RTL към битстрийм FPGA инструментална верига
Описание на връзката
Logik е FPGA инструментална верига с отворен код, която напълно автоматизира конвертирането на RTL в битове, включително синтез, разполагане, маршрутизиране, генериране на битов поток и анализ. Потребителите въвеждат източници на дизайн, ограничения и опции за компилиране чрез прост API на SiliconCompiler Python. След като настройката приключи,...
- Публикуван: Име на издателяGithub
- Куратор на връзката: суперадмин
- Април 4, 2024