KREDIT ZA SLIKU:
Ime izdavača
GitHub
zeroasiccorp/logik: konfigurabilni RTL u bitstream FPGA alatni lanac
Opis veze
Logik je FPGA alatni lanac otvorenog koda koji u potpunosti automatizira pretvaranje RTL-a u bitove, uključujući sintezu, postavljanje, rutiranje, generiranje bitstreama i analizu. Korisnici unose izvore dizajna, ograničenja i opcije kompajliranja putem jednostavnog SiliconCompiler Python API-ja. Kada se postavljanje završi,...
- Objavljeno: Ime izdavačaGitHub
- Kustos linka: superadmin
- April 4, 2024