CREDITU IMAGE:
Nomu publicatore
Github
zeroasiccorp/logik: Una catena di strumenti RTL configurabile in bitstream FPGA
Descrizzione di u ligame
Logik hè una catena di strumenti FPGA open source chì automatizza cumplettamente a cunversione di RTL in bit, cumprese sintesi, piazzamentu, routing, generazione di bitstream è analisi. L'utilizatori entranu fonti di cuncepimentu, restrizioni, è compilate opzioni attraversu una semplice API SiliconCompiler Python. Una volta a stallazione hè cumpleta, ...
- Published: Nomu publicatoreGithub
- Link curator: superadmin
- April 4, 2024