AEIU KI'I:
Ka mea hoʻopuka
Github
zeroasiccorp/logik: He RTL hiki ke hoʻonohonoho ʻia e bitstream FPGA toolchain
Hōʻike loulou
ʻO Logik kahi mea hana FPGA punawai wehe e hoʻololi piha i ka hoʻololi ʻana iā RTL i nā bits, me ka synthesis, kau ʻana, ke ala ʻana, ka hanauna bitstream, a me ka nānā ʻana. Hoʻokomo nā mea hoʻohana i nā kumu hoʻolālā, kaohi, a hōʻuluʻulu i nā koho ma o kahi SiliconCompiler Python API maʻalahi. Ke pau ka hoʻonohonoho ʻana,...
- Published: Ka mea hoʻopukaGithub
- Luna mālama loulou: superadmin
- April 4, 2024