TASVIR KREDIT:
Nashrning ismi
Github
zeroasiccorp/logik: Bitstream FPGA asboblar zanjiri uchun sozlanishi mumkin bo'lgan RTL
Havola tavsifi
Logik ochiq manbali FPGA asboblar zanjiri bo'lib, u RTLni bitlarga, jumladan sintez, joylashtirish, marshrutlash, bit oqimini yaratish va tahlil qilishni to'liq avtomatlashtiradi. Foydalanuvchilar oddiy SiliconCompiler Python API orqali dizayn manbalari, cheklovlar va kompilyatsiya variantlarini kiritadilar. Sozlash tugallangach,...
- E'lon qilish: Nashrning ismiGithub
- Havola kuratori: superadmin
- Aprel 4, 2024